ディレイ回路

発明者：
出願人/特許権者： ,
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-273305
公開番号（公開出願番号）：特開2001-102526
出願日： 1999年09月27日
公開日（公表日）： 2001年04月13日
要約：

【要約】【課題】ソースと基板(バックゲート)間に電位差を設けることにより、ディレイ時間の電源電圧依存性を調整することができるディレイ回路を提供する。【解決手段】pMOSトランジスタPQ11とnMOSトランジスタNQ11からなるインバータ回路IV11と、このインバータ回路IV11の出力側にゲートが接続されたpMOSキャパシタPC11から構成される。トランジスタPQ11のソースには電源電圧VDDが供給され、トランジスタNQ11のソースには基準電圧VSSが供給される。このディレイ回路では、ディレイ時間を決定する容量CがpMOSキャパシタPC11で構成される。pMOSキャパシタPC11のソースとドレインには電源電圧VDDが供給され、バックゲート(基板)にはVDDに依存しない、VDDより高い一定の正電圧VBBが供給される。

請求項（抜粋）：

インバータ回路と、ゲートが前記インバータ回路の出力端に接続され、ソースに第1の電圧が供給され、バックゲートに第2の電圧が供給されるMOSキャパシタと、を具備することを特徴とするディレイ回路。

IPC (3件)：

H01L 27/04 , H01L 21/822 , H03H 11/26

FI (2件)：

H03H 11/26 A , H01L 27/04 F

Fターム (11件)：

5F038BG09 , 5F038BH03 , 5F038BH07 , 5F038BH19 , 5F038CD09 , 5F038EZ20 , 5J098AA03 , 5J098AC04 , 5J098AC21 , 5J098AD07 , 5J098FA03

引用特許：

審査官引用 (3件)

特開昭62-156853
特開昭62-156853
特開平4-084455

前のページに戻る