特許

J-GLOBAL ID：200903045354752335

周波数逓倍器、波形整形回路、可変位相シフト回路

発明者： 角田 久美 ,  高田 昌敏
出願人/特許権者： 国際電気株式会社
代理人 (1件)： 高崎 芳紘
公報種別：公開公報
出願番号（国際出願番号）：特願平6-109493
公開番号（公開出願番号）：特開平7-321613
出願日： 1994年05月24日
公開日（公表日）： 1995年12月08日
要約：

【要約】【目的】 入力クロックの周波数あるいはデューティが変化しても常にデューティ50%の逓倍パルス列を生成する。【構成】 D型フリップフロップ101、102により入力パルス列を4分周した50%デューティで互いに90度位相のずれたパルス列を生成し、それらから位相シフト回路110〜116で移相したパルスをEOR回路120〜126で合成する。【効果】 入力周波数やデューティに関係なく50%デューティの2逓倍波が得られる。

請求項（抜粋）：

入力クロックをそのクロック入力とする第1及び第2のD型フリップフロップからなり、上記第1のD型フリップフロップの正転出力を上記第2のD型フリップフロップのD入力としかつ上記第2のD型フリップフロップの反転出力を上記第1のD型フリップフロップのD入力とすることにより、上記入力クロックの4倍の周期を有しかつその周期の1/4周期分の位相差を有する第1及び第2パルス列を生成するための分周回路と、Nを整数としたとき上記第1パルス列及び第2パルス列から上記第1パルス列をjπ/4N(j=1〜4N-1)だけ位相シフトしたパルス列を生成する第1〜第4N-1の4N-1個の位相シフト回路と、上記第1パルス列と上記第1の位相シフト回路出力の排他的論理和をとる第1のEOR回路と、上記第2k及び第2k+1の位相シフト回路出力の排他的論理和をとる第k+1(k=1〜2N-1)の2N-1個のEOR回路と、上記第1〜第2NのEOR回路の出力を1つのパルス列に合成する合成回路とからなることを特徴とする周波数逓倍回路。

IPC (4件)：

H03K 5/00 ,  H03K 5/01 ,  H03K 5/13 ,  H03K 5/15

FI (3件)：

H03K 5/00 M ,  H03K 5/01 Z ,  H03K 5/15 G