特許
J-GLOBAL ID：200903045359616120
半導体装置およびその製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-047456
公開番号（公開出願番号）：特開平9-246507
出願日： 1996年03月05日
公開日（公表日）： 1997年09月19日
要約：
【要約】【課題】 SOI型半導体素子とバルク型半導体素子を同一半導体基板上に形成する場合に、ホトリソ工程におけるホトレジストパターンの形成不良がなく、ドライエッチング工程におけるエッチング残さが発生しない半導体装置およびその製造方法を提供する。【解決手段】 半導体基板表面から順に表面半導体層15-埋込酸化層3-半導体1となるSOI領域11と、半導体1のみのバルク領域13が同一基板内に形成されており、かつ半導体基板表面が平坦であることを特徴とする半導体装置を使用し、半導体素子を形成する半導体装置およびその製造方法。
請求項（抜粋）：
半導体基板表面から順に表面半導体層-埋込酸化層-半導体となる半導体層-埋込酸化層-半導体構造をもつSOI領域と、半導体のみのバルク構造をもつバルク領域とを同一の半導体基板内に設けることを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 27/12 E
, H01L 21/02 B
