特許
J-GLOBAL ID：200903045360034231
メモリICチップを搭載するモジュールのバーンイン方法及びそのモジュールのマザーボードへの実装方法
発明者：
出願人/特許権者：
代理人 (1件)：
清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-153721
公開番号（公開出願番号）：特開平8-023017
出願日： 1994年07月05日
公開日（公表日）： 1996年01月23日
要約：
【要約】【目的】 メモリICチップのみに任意に定められたバーンイン条件が負荷され、他の周辺回路には影響を与えない選択的なバーンインを低コストで実現することができる、メモリICチップを搭載するモジュールのバーンイン方法及びそのモジュールのマザーボードへの実装方法を提供する。【構成】 メモリICチップを搭載するモジュールのバーンイン方法において、MCM基板1上にDRAMチップ3から導出される第1の接続ポイント6a〜6c,7a〜7cを設け、この第1の接続ポイントと電気的に分離されるとともに周辺回路としてのCPUチップ2から導出される第2の接続ポイント4a〜4c,5a〜5cを設け、DRAMチップ3とCPUチップ2とを分離してバーンインを行う工程と、このバーンインの結果、良品である場合は、前記第1の接続ポイントと第2の接続ポイント間の電気的接続を行う工程とを施す。
請求項（抜粋）：
メモリICチップを搭載するモジュールのバーンイン方法において、(a)回路基板上にメモリICチップから導出される第1の接続ポイントを設け、該第1の接続ポイントと電気的に分離されるとともに周辺回路から導出される第2の接続ポイントを設け、前記メモリICチップと周辺回路とを分離してバーンインを行う工程と、(b)該バーンインの結果、良品である場合は、前記第1の接続ポイントと第2の接続ポイント間の電気的接続を行う工程とを施すことを特徴とするメモリICチップを搭載するモジュールのバーンイン方法。
IPC (3件)：
H01L 21/66
, G01R 31/26
, G01R 31/28
