特許

J-GLOBAL ID：200903045405072067

ウェットエッチング用チェックパターン

発明者： 大橋 誠
出願人/特許権者： 関西日本電気株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2002-052607
公開番号（公開出願番号）：特開2003-257929
出願日： 2002年02月28日
公開日（公表日）： 2003年09月12日
要約：

【要約】【課題】 半導体基板上に設けた絶縁膜に選択的にコンタクトホールを形成する際に、ウェットエッチングの良否判定を短時間かつ、精度良く行うことができるウェットエッチング用チェックパターンを提供する。【解決手段】 アンダーエッチング、ジャストエッチング、オーバーエッチングを判定するチェックパターン4、5より構成される。チェックパターン4のレジストマスク幅は2d、パターン5のレジストマスク幅は(2d+l)である。これらのチェックパターン4、5は、半導体基板1上の絶縁膜2にレジストを塗布した後、フォトリソグラフィによりパターニングして形成する。

請求項（抜粋）：

半導体基板上に形成した絶縁膜に、ウェットエッチングにより選択的にコンタクトホールを形成する際、前記ウェットエッチングの良否を判定するために、アンダーエッチングとジャストエッチングとオーバーエッチングを判別する機能を備えることを特徴とするウェットエッチング用チェックパターン。

IPC (2件)：

H01L 21/306 ,  H01L 21/66

FI (2件)：

H01L 21/66 Y ,  H01L 21/306 U

Fターム (13件)：

4M106AA12 ,  4M106AA13 ,  4M106AB20 ,  4M106CA39 ,  4M106DB18 ,  4M106DJ20 ,  5F043AA31 ,  5F043AA35 ,  5F043BB22 ,  5F043BB23 ,  5F043DD18 ,  5F043DD24 ,  5F043FF06