特許

J-GLOBAL ID：200903045411507040

半導体装置およびその製造方法

発明者： 山田 隆順
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-025630
公開番号（公開出願番号）：特開平11-224896
出願日： 1998年02月06日
公開日（公表日）： 1999年08月17日
要約：

【要約】【課題】 半導体装置の深さの異なる分離溝に埋め込んだ絶縁膜の平坦性の向上を図る。【解決手段】 シリコン基板100上にシリコン酸化膜101とシリコン窒化膜102とを堆積後、フォトレジスト103をマスクとして、シリコン窒化膜102をエッチングし、続いてn型半導体領域104を形成する。フォトレジスト105をマスクとしてp型半導体領域106を形成する。ドライエッチングによって仮設溝107を形成する。全面にシリコン窒化膜108を堆積した後、フォトレジスト109をマスクとして、シリコン窒化膜108、シリコン酸化膜101、さらにはシリコン基板100をドライエッチングすることにより、浅い第2の分離溝110と深い第1の分離溝111とを形成する。第2の分離溝110と第1の分離溝111とを絶縁膜112によって埋め込み、平坦化を行った後、シリコン窒化膜108とシリコン酸化膜101を除去する。

請求項（抜粋）：

半導体基板上に形成した第1導電型の半導体領域と第2導電型の半導体領域とを分離する第1の分離用絶縁膜と、前記第1導電型の半導体領域および前記第2導電型の半導体領域のうち少なくとも一方の領域内に形成した第2の分離用絶縁膜とを備えた半導体装置であって、前記第1の分離用絶縁膜は、所定の幅を有する深い溝部の両側に浅い溝部を有する第1の分離溝に埋め込まれ、前記第2の分離用絶縁膜は、前記第1の分離溝の浅い溝部と同じ深さの第2の分離溝に埋め込まれたことを特徴とする半導体装置。