特許

J-GLOBAL ID：200903045413993570

半導体装置の製造方法及び半導体装置

発明者： 川崎 敦子 ,  奥和田 久美
出願人/特許権者： 株式会社東芝
代理人 (1件)： 竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願2001-212116
公開番号（公開出願番号）：特開2003-031568
出願日： 2001年07月12日
公開日（公表日）： 2003年01月31日
要約：

【要約】【課題】 絶縁膜としてストレスが小さく、トレンチ等への埋め込み性が良く、且つトレンチ内での密度の小さい塗布膜を用いた半導体装置を提供する。【解決手段】 SinH2n、SinH2n+2及びSi6+4nH12+6n(nは1以上の正数)なる化学式のいずれかで表される高次シランを酸素を含有する雰囲気で熱処理することにより、この高次シランの分解反応及び酸化反応を起こしてシリコン酸化膜3を形成する。このシリコン酸化膜を半導体基板1主面に形成したトレンチ5の埋め込み材や層間絶縁膜として用いる。この高次シランから形成されるシリコン酸化膜(SiO2 )は、ストレスが従来の酸化膜より格段に小さく殆ど反りのない性質をもち、埋め込み性が良く、トレンチ内での密度が半導体基板の平坦な主面上に形成された同じ材料の層間絶縁膜より小さく従って比誘電率が小さいという特性を有する。

請求項（抜粋）：

SinH2n、SinH2n+2及びSi6+4nH12+6n(nは1以上の正数)なる化学式のいずれかで表される高次シランを含有する溶液を半導体基板上に塗布する工程と、前記半導体基板を酸素を含有する雰囲気で熱処理することにより前記高次シランの分解反応及び酸化反応を起こしてシリコン酸化膜を前記半導体基板上に形成する工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/316 ,  H01L 21/76 ,  H01L 21/8242 ,  H01L 27/105 ,  H01L 27/108 ,  H01L 29/78

FI (5件)：

H01L 21/316 G ,  H01L 21/76 L ,  H01L 29/78 301 R ,  H01L 27/10 651 ,  H01L 27/10 444 C

Fターム (38件)：

5F032AA35 ,  5F032AA44 ,  5F032AA66 ,  5F032AA69 ,  5F032AA74 ,  5F032CA14 ,  5F032CA17 ,  5F032DA09 ,  5F032DA23 ,  5F032DA33 ,  5F032DA74 ,  5F032DA78 ,  5F058BA04 ,  5F058BA20 ,  5F058BC02 ,  5F058BD04 ,  5F058BF46 ,  5F058BH03 ,  5F058BH04 ,  5F058BJ01 ,  5F083AD21 ,  5F083FR01 ,  5F083GA27 ,  5F083GA30 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA56 ,  5F140AA08 ,  5F140AA39 ,  5F140AC32 ,  5F140BA01 ,  5F140BF01 ,  5F140BF04 ,  5F140BG50 ,  5F140CB04 ,  5F140CE07