シリアル伝送方式

発明者： ,
出願人/特許権者：
代理人 (1件)：作田康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2002-000033
公開番号（公開出願番号）：特開2003-204363
出願日： 2002年01月04日
公開日（公表日）： 2003年07月18日
要約：

【要約】【課題】シリアル伝送において、データ速度と伝送速度の比率を低くし、且つビット誤り訂正およびDCバランス保証をする。【解決手段】伝送速度とデータ速度の比率より低い符号化率のブロック符号の符号化回路24および伝送速度を増加しないスクランブラ回路23を備えるシリアル送信部4においてパラレルデータをフレーム化し、シリアル伝送する。シリアル受信部5にはフレーム同期回路43、前記ブロック符号の復号化回路44、およびデスクランブラ回路46を備え、フレームをパラレルデータに復元する。【効果】伝送速度をデータ速度の1.25倍以下に抑え、且つ誤り訂正機能およびDCバランス保証を備えるシリアル伝送方式を提供できる。

請求項（抜粋）：

シリアル伝送路を使用するシリアルデータ伝送方式において、送信フレームバッファと、一つ又は複数のシリアル送信部と、一つ又は複数のシリアル受信部と、受信フレームバッファとを備え、前記シリアル送信部は、パラレルデータを収めるフレームを生成するフレーム生成回路と、シリアル伝送路でのDCバランスを保証するためにデータをランダム化するスクランブラ回路と、ビット誤り訂正を行うために、データに対して検査ビットを付与するFEC符号化回路とを備え、前記シリアル受信部は、フレームに格納した同期パターンを検出し、前記同期パターンの位置からフレームの分け目を判断し、フレーム同期を確率するフレーム同期回路と、フレームに格納したデータと検査ビットから誤りビットを特定し、前記誤りビットを誤り訂正するFEC復号化回路と、前記スクランブラ回路によりランダム化したデータから、元のデータを復元するデスクランブラ回路とを、備えたことを特徴とするシリアル伝送方式。

IPC (5件)：

H04L 25/49 , H03M 7/14 , H03M 13/15 , H04L 1/00 , H04L 7/08

FI (5件)：

H04L 25/49 Z , H03M 7/14 B , H03M 13/15 , H04L 1/00 B , H04L 7/08 A

Fターム (40件)：

5J065AA01 , 5J065AA06 , 5J065AB01 , 5J065AC02 , 5J065AD04 , 5J065AD05 , 5J065AD08 , 5J065AE01 , 5J065AE02 , 5J065AF01 , 5J065AG02 , 5J065AH02 , 5J065AH03 , 5J065AH04 , 5J065AH05 , 5J065AH09 , 5J065AH14 , 5J065AH18 , 5K014AA01 , 5K014BA06 , 5K014EA07 , 5K014FA10 , 5K029AA11 , 5K029BB03 , 5K029CC01 , 5K029DD02 , 5K029DD12 , 5K029DD23 , 5K029DD28 , 5K029DD29 , 5K029EE06 , 5K047AA11 , 5K047BB04 , 5K047HH01 , 5K047HH21 , 5K047MM02 , 5K047MM11 , 5K047MM14 , 5K047MM46 , 5K047MM55

前のページに戻る