特許

J-GLOBAL ID：200903045442087716

MOS型トランジスタの製造方法

発明者： 武田 実
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-194118
公開番号（公開出願番号）：特開平7-030113
出願日： 1993年07月09日
公開日（公表日）： 1995年01月31日
要約：

【要約】【目的】 ゲート電極の側端部と半導体基板との境界部分におけるゲート酸化膜の耐圧特性を向上させ、ホットキャリア耐性も向上させて、信頼性を高める。【構成】 ゲート電極13を形成した後に、N2 Oを主成分とする雰囲気を含むファーネス中で、酸窒化を行う。この結果、ゲート酸化膜12の膜質が改善されると共に膜厚が厚くなって、耐圧特性が向上する。また、ゲート酸化膜12と半導体基板11との界面付近19に窒素が含有され、半導体基板11の主にドレイン近傍の高電界領域からゲート酸化膜12へホットキャリアが注入されるのを窒素が抑制するので、ホットキャリア耐性も向上する。

請求項（抜粋）：

ゲート電極を形成した後に、N2 Oを主成分とする雰囲気を含むファーネス中で、前記ゲート電極の側端部と半導体基板との境界部分を酸窒化する工程を有するMOS型トランジスタの製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/316