特許

J-GLOBAL ID：200903045466673799

キャッシュ・コヒーレンシ維持のためにペンディング・タグを使用する多重処理システム

発明者： アシード・シンハル ,  アラン・ヤマウチ ,  ゲイリー・ローターバッハ
出願人/特許権者： サン・マイクロシステムズ・インコーポレーテッド
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願2000-064120
公開番号（公開出願番号）：特開2000-285021
出願日： 2000年03月08日
公開日（公表日）： 2000年10月13日
要約：

【要約】【課題】 トランザクション・パイプライン中のペンディング・トランザクションの間に処理ノードでデータ・コヒーレンスを維持する。【解決手段】 キャッシュ・コントローラに結合されたペンディング・タグ記憶ユニットがペンディング・タグを記憶するように構成される。各タグはパイプライン中のペンディング・トランザクションに対応するデータ・ラインのコヒーレンス状態を示す。上記記憶ユニット内にペンディング・タグが存在する場合、キャッシュ・メモリ内の対応するデータ・ラインのコヒーレンス状態が、スヌープ・オペレーションのためにペンディング・タグによって示される。したがって、トランザクションがペンディングになっている期間中、たとえば、プロセッサおよびキャッシュに送らる前にデータ・コヒーレンスが維持される。

請求項（抜粋）：

マルチプロセッサ・システムにおけるトランザクション・バスに接続する処理ノードであって、前記トランザクション・バスからトランザクションを受け取る入力を有するトランザクション・パイプラインと、前記トランザクション・パイプラインから出力された前記トランザクションを受け取るように結合されたプロセッサ・コアと、前記プロセッサ・コアに結合され、複数のデータ・ラインを記憶するキャッシュ・メモリと、各タグが前記キャッシュ・メモリ内の前記複数のデータ・ラインのうちの1つのデータ・ラインのアドレス情報とコヒーレンス状態とを含む複数のタグを記憶するタグ・アレイと、前記プロセッサ・コアと、前記トランザクション・バスと、前記キャッシュ・メモリと、前記タグ・アレイとに結合され、前記キャッシュ・メモリへのアクセスを管理し、前記タグ・アレイを更新するように構成されたキャッシュ・コントローラと、前記キャッシュ・コントローラに結合され、各ペンディング・タグが前記トランザクション・パイプライン内のペンディング・トランザクションに対応するデータ・ラインのコヒーレンス状態を示す複数のペンディング・タグを記憶するように構成され、前記タグ・アレイ内に含まれる前記複数のタグを記憶するのに必要な量よりも少ない合計記憶量を備えたペンディング・タグ記憶ユニットとを含む処理ノード。

IPC (3件)：

G06F 12/08 310 ,  G06F 12/08 ,  G06F 15/177 682

FI (4件)：

G06F 12/08 310 B ,  G06F 12/08 E ,  G06F 12/08 Q ,  G06F 15/177 682 J