特許
J-GLOBAL ID：200903045475629069
電源整流回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
辻本 一義
公報種別：公開公報
出願番号（国際出願番号）：特願平4-334657
公開番号（公開出願番号）：特開平6-217532
出願日： 1992年12月15日
公開日（公表日）： 1994年08月05日
要約：
【要約】【目的】 回路全体の電圧損失が少ない電源整流回路を提供すること。【構成】 交流電源1と、整流回路2と、平滑回路4と、前記整流回路2と平滑回路4との間に挿入配設された昇降圧チョッパ回路5とを有する電源整流回路であって、整流された入力電圧が出力電圧よりも小さい範囲では、降圧チョッパ回路5aのスイッチング素子50をON状態にすると共に昇圧チョッパ回路5bのスイッチング素子53をON/OFF繰り返し状態にし、整流された入力電圧が出力電圧よりも大きい範囲では、降圧チョッパ回路5aのスイッチング素子50をON/OFF繰り返し状態にすると共に昇圧チョッパ回路5bのスイッチング素子53をOFF状態にするようにしている。
請求項（抜粋）：
交流電源(1)と、整流回路(2)と、平滑回路(4)と、前記整流回路(2)と平滑回路(4)との間に挿入配設された昇降圧チョッパ回路(5)とを有する電源整流回路であって、整流された入力電圧が出力電圧よりも小さい範囲では、降圧チョッパ回路(5a)のスイッチング素子(50)をON状態にすると共に昇圧チョッパ回路(5b)のスイッチング素子(53)をON/OFF繰り返し状態にし、整流された入力電圧が出力電圧よりも大きい範囲では、降圧チョッパ回路(5a)のスイッチング素子(50)をON/OFF繰り返し状態にすると共に昇圧チョッパ回路(5b)のスイッチング素子(53)をOFF状態にするようにしたことを特徴とする電源整流回路。
IPC (3件)：
H02M 3/155
, H02J 3/18
, H02M 7/06
