半導体メモリ装置とその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：野口繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-286951
公開番号（公開出願番号）：特開平6-120452
出願日： 1992年09月30日
公開日（公表日）： 1994年04月28日
要約：

【要約】【目的】高エネルギーでのコアイオン注入を不要にして接合容量や接合リークを抑える。【構成】チャネル領域より大きいレジストパターン14をマスクとして、コア注入のためのボロンイオンを。ゲート電極12の側方からチャネル付近に斜め方向にイオン注入する。ボロンイオンはゲート電極12の側面からゲート電極の下のチャネル領域に注入される。その後のダメージ回復のための熱処理を施すと、ボロンがゲート電極の両側からチャネル幅方向に拡散して融合し、チャネル領域にチャネルカット層22を形成する。

請求項（抜粋）：

MOS型メモリトランジスタのチャネル部にソース・ドレイン領域とは反対導電型不純物のコアイオンを導入することによりデータをプログラミングする半導体メモリ装置のデータプログラミング工程において、前記不純物導入をゲート電極の側方から斜め注入によりチャネル近傍に注入し、その後の熱処理により拡散させてチャネルカット層を形成することを特徴とする半導体メモリ装置の製造方法。

IPC (2件)：

H01L 27/112 , H01L 21/265

FI (2件)：

H01L 27/10 433 , H01L 21/265 V

前のページに戻る