二重化メモリ処理装置

発明者： ,
出願人/特許権者：
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平9-287337
公開番号（公開出願番号）：特開平11-120087
出願日： 1997年10月20日
公開日（公表日）： 1999年04月30日
要約：

【要約】【課題】本発明は、二重化メモリ処理装置において、システムの信頼性を向上させることを目的とする。【解決手段】?@メモリ制御部MAC32がMM33のA番地にデータDを書き込む。?Aメモリ一致制御部MXC34は、メモリ制御部MAC32の書込み動作を検出する。?BMXC34は、MM33への書込みのアドレス情報及び書込みデータDを取得し、MXC40に転送する。また、アドレス情報Aを転送情報記憶バッファに保持する。?CMXC40は、受信した情報のうち、アドレス情報AをMXC32に返送する。?DMXC34は、保持されているアドレス情報Aと返送されたアドレス情報Aとを転送情報検査回路で比較する。 ?Eデータの正常性を確認後、MAC41は、MM39のA番地にデータDを書き込む。

請求項（抜粋）：

第一のメモリ及び第二のメモリ、これらのメモリの内容を一致するように制御する第一のメモリ一致制御部及び第二のメモリ一致制御部並びにメモリの書込み及び読込みを行う第一のメモリ制御部及び第二のメモリ制御部を有する二重化メモリ処理装置において、前記第一及び第二のメモリ一致制御部は、転送するデータを保持する転送情報保持部及び該転送情報保持部の内容と他系のメモリ一致制御部から転送された転送情報とを比較する転送情報検査回路とを有することを特徴とする二重化メモリ処理装置。

IPC (2件)：

G06F 12/16 310 , G06F 11/20 310

FI (2件)：

G06F 12/16 310 J , G06F 11/20 310 C

前のページに戻る