不揮発性半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-187627
公開番号（公開出願番号）：特開2000-021186
出願日： 1998年07月02日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】NANDセル型EEPROMのデータ消去後に、ビット線コンタクト部とセルPウエルとの接合の順方向電流によるラッチアップを防止する。【解決手段】NANDセル型EEPROMにおいて、浮遊ゲートおよび制御ゲートを有する不揮発性のメモリセルを少なくとも1つ含むメモリセルユニットと、メモリセルユニットが形成されるメモリセルウエルCPWELL、CNWELLと、メモリセルユニットの一端に接続された第1の信号線BLi と、メモリセルユニットの他端に接続された第2の信号線CELSRCと、メモリセルの記憶データを消去する際、メモリセルウエルに消去電圧を所定期間印加して消去動作を行わせた後、第1の信号線および第2の信号線をフローティング状態にして、メモリセルウエルの消去電圧を放電させるように制御する制御回路を具備する。

請求項（抜粋）：

不揮発性のメモリセルを少なくとも1つ含むメモリセルユニットと、前記メモリセルユニットが形成されるメモリセルウエルと、前記メモリセルユニットの一端に接続された第1の信号線と、前記メモリセルユニットの他端に接続された第2の信号線と、前記メモリセルの記憶データを消去する際、前記メモリセルウエルに消去電圧を所定期間印加して消去動作を行わせた後、前記第1の信号線および第2の信号線をフローティング状態にして前記メモリセルウエルの電圧を放電させるように制御する消去制御手段とを具備することを特徴とする不揮発性半導体記憶装置。

IPC (6件)：

G11C 16/04 , G11C 16/02 , H01L 27/115 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (5件)：

G11C 17/00 621 C , G11C 17/00 601 Q , G11C 17/00 622 E , H01L 27/10 434 , H01L 29/78 371

Fターム (29件)：

5B025AA01 , 5B025AC01 , 5B025AD08 , 5B025AD11 , 5F001AA25 , 5F001AB08 , 5F001AD03 , 5F001AD12 , 5F001AD41 , 5F001AD44 , 5F001AD53 , 5F001AD61 , 5F001AE02 , 5F001AE03 , 5F001AE08 , 5F001AE30 , 5F083EP02 , 5F083EP23 , 5F083EP76 , 5F083ER14 , 5F083ER19 , 5F083ER22 , 5F083GA23 , 5F083GA30 , 5F083LA03 , 5F083LA04 , 5F083LA05 , 5F083LA12 , 5F083LA16

前のページに戻る