特許

J-GLOBAL ID：200903045565893687

半導体装置の製造方法

発明者： 早稲田 一志 ,  矢橋 勝典 ,  本城 益司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-053245
公開番号（公開出願番号）：特開2000-252262
出願日： 1999年03月01日
公開日（公表日）： 2000年09月14日
要約：

【要約】【課題】 半導体基板に形成された溝もしくは開口に埋め込んだ導電膜を所定深さエッチング加工する際の歩留まりを上げる。【解決手段】 表面に絶縁層を有する半導体基板に溝もしくは開口を形成し、その内壁を絶縁膜で被覆し、その溝もしくは開口を導電膜で埋めた後に、この導電膜を選択的に所定深さまでドライエッチングする際に、まずエッチングガスとして導電膜を選択的にエッチングするとともに、エッチング過程で導電膜成分との間で堆積付着物を溝もしくは開口の上層内壁に生成させる第1エッチングガスを用い、さらにこれに続くエッチング工程で、エッチングガスとして、前記導電膜および前記堆積付着物をエッチングしうる第2エッチングガスを用いる。

請求項（抜粋）：

表面に絶縁層を有する半導体基板に、溝もしくは開口を形成する工程と、前記溝もしくは開口の内壁を絶縁膜で被覆する工程と、前記溝もしくは開口を導電膜で埋める工程と、前記溝もしくは開口内の導電膜を所定深さまでドライエッチングする工程とを有し、前記ドライエッチングする工程が、少なくとも第1ドライエッチング工程と第2ドライエッチング工程とを有し、前記第1ドライエッチング工程においては、エッチングガスとして、前記導電膜を選択的にエッチングするとともに該エッチング過程で前記導電膜成分との間で堆積付着物を生成しうる第1エッチングガスを用い、前記第2ドライエッチング工程においては、エッチングガスとして、前記導電膜および前記堆積付着物をエッチングしうる第2エッチングガスを用いることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3065 ,  H01L 27/108 ,  H01L 21/8242

FI (2件)：

H01L 21/302 F ,  H01L 27/10 625 Z

Fターム (11件)：

5F004AA05 ,  5F004BA04 ,  5F004DA00 ,  5F004DA18 ,  5F004DB02 ,  5F004EA28 ,  5F004EB05 ,  5F083AD15 ,  5F083GA27 ,  5F083PR03 ,  5F083PR40