特許
J-GLOBAL ID：200903045567598798
信号処理回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
柏木 明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-314622
公開番号（公開出願番号）：特開平7-170403
出願日： 1993年12月15日
公開日（公表日）： 1995年07月04日
要約：
【要約】【目的】 大容量の交流結合コンデンサ等を不要にして、オフセット低減処理等を行えるようにすること。【構成】 光電変換装置21からの出力信号が入力されるサンプルホールド回路22と、利得設定入力に対して反比例する利得設定曲線を持ちサンプルホールド回路22からの出力信号が入力される利得制御増幅器23と、この利得制御増幅器23からの出力信号をデジタル信号に変換するアナログ・デジタル変換器24と、このアナログ・デジタル変換器24からの画像データを入力信号としてオフセット補正処理、利得設定処理、原稿下地追従処理の少なくとも1つの処理を行いサンプルホールド回路22、利得制御増幅器23、アナログ・デジタル変換器24の少なくとも1つに対して負帰還出力するデジタル処理部25とを設けた。
請求項（抜粋）：
多数の光電変換素子をアレイ状又はマトリックス状に配列してなり、入力光量に応じた電気信号を時系列で出力する光電変換装置からの出力信号をデジタル化するための信号処理回路において、前記光電変換装置からの出力信号が入力されるサンプルホールド回路と、利得設定入力に対して反比例する利得設定曲線を持ち前記サンプルホールド回路からの出力信号が入力される利得制御増幅器と、この利得制御増幅器からの出力信号をデジタル信号に変換するアナログ・デジタル変換器と、このアナログ・デジタル変換器からの出力信号を画像データなる入力信号としてオフセット補正処理、利得設定処理、原稿下地追従処理の少なくとも1つの処理を行い前記サンプルホールド回路、利得制御増幅器、アナログ・デジタル変換器の少なくとも1つに対して負帰還出力するデジタル処理部とを設けたことを特徴とする信号処理回路。
IPC (2件)：
FI (2件)：
H04N 1/40 101 B
, G06F 15/64 400 A
