特許
J-GLOBAL ID：200903045574075776
インバータ回路
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-044063
公開番号（公開出願番号）：特開平5-243946
出願日： 1992年02月28日
公開日（公表日）： 1993年09月21日
要約：
【要約】【目的】 所要面積・動作時間・消費電力を最小に保ちつつ、良好な電気特性を得ることができるインバータ回路を提供する。【構成】 ソースが反転出力信号端子10に接続され、ドレインが電源端子5に接続され、ゲートが入力信号印加端子7に接続された負荷トランジスタ1と、ソースが基準電位端子6に接続され、ドレインが反転出力信号端子10に接続され、ゲートが入力信号印加端子7および出力信号端子9に接続された駆動トランジスタ2と、ソースが出力信号端子9に接続され、ドレインが電源端子5に接続され、ゲートが入力信号印加端子7に接続された負荷トランジスタ3と、ソースが基準電位端子6に接続され、ドレインが出力信号端子9に接続され、ゲートが反転入力信号印加端子8および反転出力信号端子10に接続された駆動トランジスタ4とを設けた。
請求項（抜粋）：
第1の薄膜トランジスタのソースと第2の薄膜トランジスタのドレインとが接続されてなる第1の直列回路と、第3の薄膜トランジスタのソースと第4の薄膜トランジスタのドレインとが接続されてなる第2の直列回路とを備え、前記第1および第3の薄膜トランジスタのドレイン同士が電源端子に接続されると共に、前記第2および第4の薄膜トランジスタのソース同士が基準電位端子に接続されて前記第1および第2の直列回路が並列接続される回路であって、前記第2の薄膜トランジスタのゲートが入力端子に接続され、前記第4の薄膜トランジスタのゲートが反転入力端子に接続され、前記第3の薄膜トランジスタのゲートが前記第2の薄膜トランジスタのドレインに接続されると共に、出力端子に接続され、前記第1の薄膜トランジスタのゲートが前記第4の薄膜トランジスタのドレインに接続されると共に、反転出力端子に接続されることを特徴とするインバータ回路。
IPC (3件)：
H03K 17/687
, G09G 3/36
, H03K 19/0944
H03K 17/687 F
, H03K 19/094 A
