特許
J-GLOBAL ID：200903045618783447
半導体ファイル装置
発明者：
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平4-274740
公開番号（公開出願番号）：特開平6-131885
出願日： 1992年10月14日
公開日（公表日）： 1994年05月13日
要約：
【要約】【目的】 本発明はコントローラにエラー訂正の負荷をかけることなく、フラッシュ型EEPROMの使用効率を著しく高めることを目的としてる。【構成】 本発明において、ベリファイ回路23はR/W制御回路22を介して書き込みデータのベリファイを1ビットづつ行いながら、前記データを半導体メモリチップ1のデータ書込領域イに書き込む。この際、ベリファイエラーが生じると、エラーを起こしたデータのアドレスをCPU21に知らせた後、次のビットのベリファイに移行する。CPU21は1ページ分のベリファイエラーを生じたアドレス情報がたまると、これをR/W制御回路22を介して半導体メモリチップ1内の冗長領域ロに書き込む。CPU21は前記データ書込領域イからデータを読み出す際に、冗長領域ロに書き込まれているアドレスのデータをデータ再生回路25により“0”に置き換えて読み出し、これをシステム側に出力する。
請求項（抜粋）：
メモリとしてフラッシュ型EEPROMを備え、このフラッシュ型EEPROMにコントローラによりデータをベリファイしながら書き込む半導体ファイル装置において、前記フラッシュ型EEPROMにデータを書き込む領域の他に、このデータを書き込む際に発生したベリファイエラーに係わるエラー情報を書き込む冗長領域を具備し、且つ、前記コントローラ側に、前記フラッシュ型EEPROMに書き込むデータのベリファイを行うベリファイ手段と、このベリファイ手段のベリファイ結果がエラーとなったデータの前記フラッシュ型EEPROM内の書込先アドレスを検出するアドレス検出手段と、このアドレス検出手段によって検出されたアドレスをエラー訂正情報として前記フラッシュ型EEPROMの前記冗長領域にベリファイしながら書き込むエラー情報書込手段と、前記フラッシュ型EEPROMからデータを読み出す際に、前記冗長領域に書き込まれているエラー訂正情報に基づいてエラーを起こしたアドレスのデータを“0”に書き替えるエラー訂正手段とを具備したことを特徴とする半導体ファイル装置。
IPC (3件)：
G11C 16/06
, G06F 12/16 310
, G11C 29/00
