半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：曾我道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-136994
公開番号（公開出願番号）：特開平5-334873
出願日： 1992年05月28日
公開日（公表日）： 1993年12月17日
要約：

【要約】【目的】 VCCコンバータから出力される内部電源電圧が一定となる値未満での、メモリセルのキャパシタのセルプレート電圧とビット線電圧とI/O線のクランプ電圧を1/2Int.VCCよりも低くすることにより、ソフトエラーを防いで信頼性を向上させることができる半導体記憶装置を得る。【構成】複数のトランジスタで構成される内部電源電圧レベル検知回路40により、内部電源電圧が外部電源電圧の変化に対して一定となる値未満であるときにハイレベルのコントロール信号を出力し、内部電源電圧が上記一定値以上であるときに、ローレベルのコントロール信号を出力する。コントロール信号がハイレベルのとき、VCP・VBL・VCL発生回路50により1/2Int.VCCよりも低い値の電圧をセルプレート電圧及びビット線電圧とI/O線のクランプ電圧として出力する。

請求項（抜粋）：

外部電源電圧が第1電圧以上でこの第1電圧よりも大きい第2電圧以下の範囲では所定値の内部電源電圧を出力し、上記外部電源電圧値が上記第1電圧以下及び上記第2電圧以上の範囲では上記外部電源電圧値の変化に応じて降下させた内部電源電圧を出力するコンバータと、上記コンバータから出力される内部電源電圧を所定割合で低下させた電圧を、データ入出力線とビット線を介して外部との間で書き込み及び読み出しする記憶情報を蓄積するキャパシタの一方の電極にセルプレート電圧として供給すると共に、上記データ入出力線及び上記ビット線に上記セルプレート電圧と同値の電圧を供給するセルプレート電圧発生回路とを備えた半導体記憶装置において、上記コンバータから出力される内部電源電圧が上記所定値未満か否かを判別するためのコントロール信号を出力する内部電源電圧検知回路を備え、上記セルプレート電圧発生回路は、上記コントロール信号に従って上記内部電源電圧が上記所定値未満であるときには上記セルプレート電圧を上記所定割合よりも小さい割合の値にすることを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/407 , G11C 11/404

FI (2件)：

G11C 11/34 354 F , G11C 11/34 352 D

前のページに戻る