特許
J-GLOBAL ID：200903045668260984
乗算回路
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
山本 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平4-357672
公開番号（公開出願番号）：特開平6-195483
出願日： 1992年12月22日
公開日（公表日）： 1994年07月15日
要約：
【要約】【目的】 A/D、D/A変換を要することなく直接アナログデータとデジタルデータとを乗算し得る乗算回路を提供することを目的とする。【構成】 この発明に係る乗算回路Mは、デジタル入力電圧をスイッチング信号として、アナログ入力電圧Xを出力端子に生じさせるか否かの制御を行うものであり、複数ビットのデジタル入力信号b0〜b7に対しては、容量結合CPによって重みを与えつつ統合し、さらにデジタル入力の最上位ビットの2倍の重みをもって符号ビットsを容量結合CPに付加する。
請求項（抜粋）：
デジタルデータの各ビットの重みに対応した容量を有する複数の第1キャパシタンスを並列に接続してなる容量結合と;この容量結合における第1キャパシタンスに接続され、かつ前記デジタルデータの各ビットに対応したデジタル電圧によって開閉される第1スイッチング回路と;前記容量結合の出力に接続された第1インバータと;この第1インバータの出力に接続された第2キャパシタンスと;この第2キャパシタンスを介して第1インバータに接続された第2インバータと;第1、第2インバータの出力が接続され、これら出力のいずれか一方を選択的に出力する第2スイッチング回路と;を備え、前記第1スイッチング回路に共通にアナログ入力電圧が接続されている乗算回路。
引用特許：
前のページに戻る
