電子素子搭載用基板の製造方法

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-270737
公開番号（公開出願番号）：特開平7-122838
出願日： 1993年10月28日
公開日（公表日）： 1995年05月12日
要約：

【要約】【目的】母基板を多数の電子素子搭載用基板に分割する前に各電子素子搭載用基板の上面に搭載固定された電子素子の電気特性が正確にチェックできるようにすることにある。【構成】広面積の母基板1を仮想線Yで複数個の電子素子搭載用基板となる小面積の領域2がマトリクス状に配列されるよう区画するとともに該母基板1の外周部にダミー領域aを設け、次に前記各小面積の領域2に複数のメタライズ配線層3を、ダミー領域aに共通配線層4を形成するとともに各メタライズ配線層3と共通配線層4とを各メタライズ配線層3の個々から延びる引き出し線5によって共通に接続し、次に前記共通配線層4に引き出し線5を介して共通に接続されている各メタライズ配線層3の露出表面に電解メッキ法よりメッキ金属層を同時に層着させ、しかる後、前記広面積の母基板1を仮想線Yに沿って切断し、メタライズ配線層3を有する電子素子搭載用基板の個々に分割する。

請求項（抜粋）：

広面積の母基板を仮想線で複数個の電子素子搭載用基板となる小面積の領域がマトリクス状に配列されるよう区画するとともに該母基板の外周部にダミー領域を設け、次に前記各小面積の領域に複数のメタライズ配線層を、ダミー領域に共通配線層を形成するとともに各メタライズ配線層と共通配線層とを各メタライズ配線層の個々から延びる引き出し線によって共通に接続し、次に前記共通配線層に引き出し線を介して共通に接続されている各メタライズ配線層の露出表面に電解メッキ法よりメッキ金属層を同時に層着させ、しかる後、前記広面積の母基板を仮想線に沿って切断し、メタライズ配線層を有する電子素子搭載用基板の個々に分割することを特徴とする電子素子搭載用基板の製造方法

IPC (4件)：

H05K 3/00 , H03H 3/02 , H03H 3/08 , H05K 3/18

引用特許：

審査官引用 (2件)

特開昭51-125865
特開昭59-202683

前のページに戻る