特許
J-GLOBAL ID：200903045726308690
半導体メモリ装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
八田 幹雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-187032
公開番号（公開出願番号）：特開平7-007084
出願日： 1992年07月14日
公開日（公表日）： 1995年01月10日
要約：
【要約】【目的】 半導体装置及びその製造方法を提供すること。【構成】 セルアレイ領域と周辺回路領域から構成される半導体メモリ装置において、前記セルアレイ領域と周辺回路領域の間の境界領域に、前記セルアレイ領域を囲む形でその上部が除去された形のトンネルが形成される。【効果】 従来半導体メモリ装置で問題となったセルアレイ領域と周辺回路領域の間の段差による導電層の信頼度低下を防止できるだけではなく、周辺回路領域の表面平坦化を同時に達成できる。
請求項（抜粋）：
セルアレイ領域,周辺回路領域及び前記セルアレイ領域と周辺回路領域の間の境界領域で構成される半導体メモリ装置において、前記境界領域に前記セルアレイ領域を囲む形でチャネルが形成されていることを特徴とする半導体メモリ装置。
IPC (4件)：
H01L 21/8242
, H01L 27/108
, H01L 27/04
, H01L 21/822
H01L 27/10 325 C
, H01L 27/04 C
, H01L 27/10 325 S
