特許
J-GLOBAL ID：200903045734984751
電源回路
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平5-089257
公開番号（公開出願番号）：特開平6-284745
出願日： 1993年03月24日
公開日（公表日）： 1994年10月07日
要約：
【要約】【目的】 電源回路における突入電流を防止すると共に、トランスの片側励磁を防止する。【構成】 交互にオンオフ制御されるFET1及び10に夫々対応して設けられ対応するFETがオン状態のときに励磁される2つの一次巻線を有するトランス6を含む電源回路において、基準電圧源4及びPWM発振制御回路2から一定パルス幅のパルス信号を発生せしめる。このパルス信号の電圧レベルを、起動電圧制御回路5内の時定数回路の時定数に応じて定常電圧レベルまで徐々に増加せしめる。この電圧レベルが徐々に増加するパルス信号でFET1及び10を交互にオンオフ制御する。【効果】 二次側の平滑用コンデンサに起因する突入電流を防止できると共に、トランスの片側励磁及びそれに伴うFET1及び10の過大電流を防止できる。
請求項（抜粋）：
交互にオンオフ制御される第1及び第2のスイッチング素子と、前記第1及び第2のスイッチング素子に夫々対応して設けられ対応スイッチング素子がオン状態のときに励磁される第1及び第2の一次巻線を有するトランスとを含む電源回路であって、一定パルス幅のパルス信号を発生するパルス信号発生手段と、電源投入指令に応答して前記パルス信号の電圧レベルを徐々に増加せしめるレベル増加手段とを有し、このレベル増加手段の出力で前記第1及び第2のスイッチング素子を交互にオンオフ制御するようにしたことを特徴とする電源回路。
IPC (3件)：
H02M 7/537
, G05F 1/10 304
, H02M 7/538
