特許
J-GLOBAL ID：200903045735303456

半導体装置の製造方法

発明者：
中村 弘幸

中村 弘幸 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平11-163386
公開番号（公開出願番号）：特開2000-353754
出願日： 1999年06月10日
公開日（公表日）： 2000年12月19日
要約：
【要約】【課題】 MOS型トランジスタのしきい値電圧調整を水素イオン注入により行う場合において、トランジスタの上部の配線の有無によらず、すべてのトランジスタにおいて同程度のしきい値電圧低下効果を得ることができるようにする。【解決手段】 MOSトランジスタQn、Qpを形成し、層間絶縁膜117、導電性プラグ120、アルミニウム配線121を形成した後に、MOSトランジスタのしきい値電圧の測定を行う。絶縁膜の堆積とCMP(化学的機械研磨)等を行って表面が平坦な表面平坦化膜122を形成し、その上からしきい値電圧調整に必要なドーズ量の水素をイオン注入する。
請求項（抜粋）：
(1)シリコン基板上にゲート電極とソース・ドレイン領域とを有するMOSトランジスタを形成する工程と、(2)前記MOSトランジスタ上を覆う第1層の層間絶縁膜を形成する工程と、(3)前記層間絶縁膜に開孔されたコンタクト孔を介して前記ソース・ドレイン領域に接続された第1層配線層を形成する工程と、(4)基板上全面を覆う、表面が平坦な表面平坦化膜を形成する工程と、(5)前記MOSトランジスタにしきい値を調整するために前記表面平坦化膜上より水素を前記MOSトランジスタのチャネル領域に到達するようにイオン注入する工程と、を有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/8238 ,  H01L 27/092 ,  H01L 21/266 ,  H01L 21/265
FI (3件)：
H01L 27/08 321 C ,  H01L 21/265 M ,  H01L 21/265 Z
Fターム (9件)：
5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BD04 ,  5F048BE03 ,  5F048BF02 ,  5F048BG14 ,  5F048DA25
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM