特許
J-GLOBAL ID：200903045763444294

半導体装置

発明者：
東口 昌浩

東口 昌浩 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


代理人 (1件)： 鳥居 洋
公報種別：公開公報
出願番号（国際出願番号）：特願平10-197553
公開番号（公開出願番号）：特開2000-031345
出願日： 1998年07月13日
公開日（公表日）： 2000年01月28日
要約：
【要約】【課題】 この発明は、封止樹脂の硬化時に半導体チップ表面にダメージを与えることなく、信頼性等を向上させた半導体装置を提供することを目的とする。【解決手段】 この発明は、半導体チップ10をフェイスダウンして半田バンプ11によりインターポーザー20と接続し、半導体チップ10表面とインターポーザー20との間隙にアンダーフィル30を充填した半導体装置において、アンダーフィルの中に含まれる充填材32の分布密度を、インターポーザー20側を密に、半導体チップ10側を疎にした。
請求項（抜粋）：
半導体チップをフェイスダウンしてバンプにより回路基板と接続し、前記半導体チップ表面と回路基板との間隙に封止樹脂を充填した半導体装置において、前記封止樹脂の中に含まれる充填材の分布密度を、回路基板側を密に、半導体チップ側を疎にしたことを特徴とする半導体装置。
IPC (5件)：
H01L 23/29 ,  H01L 23/31 ,  H01L 21/56 ,  H01L 21/60 311 ,  H01L 23/28
FI (4件)：
H01L 23/30 R ,  H01L 21/56 E ,  H01L 21/60 311 S ,  H01L 23/28 Z
Fターム (28件)：
4M105AA02 ,  4M105AA16 ,  4M105BB01 ,  4M105DD04 ,  4M105FF02 ,  4M105GG17 ,  4M105GG19 ,  4M109AA01 ,  4M109BA03 ,  4M109CA04 ,  4M109DA04 ,  4M109DA07 ,  4M109DA10 ,  4M109DB16 ,  4M109DB17 ,  4M109DB20 ,  4M109EA02 ,  4M109EB12 ,  4M109EB16 ,  4M109FA04 ,  5F061AA01 ,  5F061BA03 ,  5F061CA04 ,  5F061CB02 ,  5F061CB04 ,  5F061DE02 ,  5F061DE03 ,  5F061DE04
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM