特許
J-GLOBAL ID：200903045776648727
MOSFET等の駆動回路
発明者：
,
出願人/特許権者：
,
,
代理人 (2件)：
恩田 博宣
, 恩田 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2001-009156
公開番号（公開出願番号）：特開2002-217700
出願日： 2001年01月17日
公開日（公表日）： 2002年08月02日
要約：
【要約】【課題】 オンからオフへのスイッチング時間を短縮してスイッチングロスを低減でき、しかもトランスの銅損低減による小型化を可能にする。【解決手段】 トランス1は一次巻線2の一端が電源Viのプラス端子に接続され、他端は第1のスイッチング素子S1 を介して電源Viのマイナス端子に接続されている。二次巻線4の一端にはMOSFET6のゲートが、抵抗R1 と第2のダイオードD2 とを介して接続され、二次巻線4の他端にはソースが接続されている。二次巻線4にはMOSFET6と並列に共振用回路が接続されている。共振用回路は、MOSFET6のゲート容量と共振する共振コイルL1 と、第1のスイッチング素子S1 がオフのときにオンになる第2のスイッチング素子7と、第1のダイオードD1 とが直列に接続されている。第1のダイオードD1 は第2のスイッチング素子7側からMOSFET6のゲート側への電流の流れを阻止する。
請求項（抜粋）：
MOSFET等の電圧駆動型のトランジスタをトランスを使用して駆動するための駆動回路であって、電源に対して前記トランスの一次巻線と直列接続されたドライブ用の第1のスイッチング素子と、前記トランスの二次巻線に接続された電圧駆動型のトランジスタと、前記トランジスタと並列に前記二次巻線に接続され、前記トランジスタのゲート容量と共振する共振用インダクタと、前記トランジスタがオフのときにオンになる第2のスイッチング素子と、該スイッチング素子側から前記トランジスタのゲート側への電流の流れを阻止する第1のダイオードとが直列に接続された回路と、前記トランジスタのゲート側から前記二次巻線への電流の流れを阻止する第2のダイオードとを備えたMOSFET等の駆動回路。
IPC (3件)：
H03K 17/04
, H02M 3/28
, H03K 17/687
H03K 17/04 E
, H02M 3/28 S
, H02M 3/28 U
, H02M 3/28 Q
, H02M 3/28 F
, H03K 17/687 D
5H730AA10
, 5H730AA14
, 5H730BB23
, 5H730BB51
, 5H730BB86
, 5H730DD03
, 5H730DD04
, 5H730DD42
, 5H730EE02
, 5H730EE30
, 5H730EE39
, 5H730FG02
, 5H730FG16
, 5J055AX02
, 5J055AX56
, 5J055AX66
, 5J055BX16
, 5J055CX13
, 5J055DX22
, 5J055EX07
, 5J055EX21
, 5J055EY05
, 5J055EY07
, 5J055EY12
, 5J055EY21
, 5J055FX12
, 5J055FX17
, 5J055FX35
, 5J055GX01
, 5J055GX04
