特許
J-GLOBAL ID：200903045786503468
ロック機能付キャッシュメモリ及びこのキャッシュメモリを備えたマイクロプロセッサ
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-005775
公開番号（公開出願番号）：特開平10-207767
出願日： 1997年01月16日
公開日（公表日）： 1998年08月07日
要約：
【要約】【課題】 この発明は、ロックされた領域へのデータ転送に費やされるCPUサイクルを削減したロック機能付キャッシュメモリ及びこのキャッシュメモリを備えたマイクロプロセッサを提供することを課題とする。【解決手段】 この発明は、ロック機能を有するキャッシュメモリを内蔵するマイクロプロセッサにおいて、オペランドアドレスを設定するアドレスレジスタ1とは独立に、書き込みを行うロック領域のキャッシュラインを指定するインデックスアドレスを設定するインデックスレジスタ6を備え、メインメモリからキャッシュラインのロックされたセットへデータを直接転送するブロック転送命令を実行して、ロックされたセットに書き込みを行うように構成される。
請求項（抜粋）：
予め指定されたデータ記憶領域のミスヒット時にリプレースを禁止してロックするロック機能付キャッシュメモリにおいて、通常のキャッシュアクセスを行う場合はデータをアクセスする第1のオペランドアドレスがセットされて保持され、ロックされたデータ記憶領域に書き込みを行う場合には書き込みデータを指定する第2のオペランドアドレスがブロック転送命令の実行によりセットされて保持されるオペランドアドレス保持手段と、ロックされたデータ記憶領域の内、書き込みを行うデータ記憶領域を指定するインデックスアドレスがブロック転送命令の実行によりセットされて保持されるインデックスアドレス保持手段と、通常のキャッシュアクセスを行う場合は前記オペランドアドレス保持手段に保持されたオペランドアドレスを選択してデータ記憶領域を指定し、又はロックされた記憶領域に書き込みを行う場合には前記インデックスアドレス保持手段に保持されたインデックスアドレスを選択してデータ記憶領域を指定する選択手段と、 ロックされたデータ記憶領域に書き込みを行うブロック転送命令の実行によりブロック転送要求を受けて、前記選択手段により指定されてロックされたデータ記憶領域に、前記オペランドアドレス保持手段に保持されたオペランドアドレスにより指定されて転送元から直接転送された書き込みデータを書き込み制御する制御手段とを有することを特徴とするロック機能付キャッシュメモリ。
IPC (2件)：
FI (2件)：
G06F 12/08 B
, G06F 12/12 D
