特許

J-GLOBAL ID：200903045786942720

デバグ方法及び装置

発明者： 峯田 文男 ,  佐藤 優人
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平11-202537
公開番号（公開出願番号）：特開2001-034498
出願日： 1999年07月16日
公開日（公表日）： 2001年02月09日
要約：

【要約】【課題】割り込み禁止時間の保証が要求されるリアルタイムOSそのものや、その上で動作するリアルタイムタスクの検証、デバグを可能とする方法及び装置の提供。【解決手段】マイクロプロセッサ1のプログラム・ステータ・スワード(PSW)を含むレジスタを格納するエミュレータシステムメモリ5と、エミュレータシステムメモリ5のミラーとして設けられ、前記エミュレータシステムメモリに書き込まれるデータが同時に書き込まれるミラー用エミュレータシステムメモリ6と、エミュレータシステムメモリに格納された比較データと、前記ミラー用エミュレータシステムメモリに格納された比較データとを所定のサンプル時間で比較する手段9と、前記比較の結果、二つのデータが相違した場合、ブレークを発生させる手段3と、を備え、ミラー用エミュレータシステムメモリから必要なデータの読み出しを行なう。

請求項（抜粋）：

マイクロプロセッサのステータスフラグを含むレジスタの値を任意の時間でサンプリングし、前記レジスタの値の変化を検出した際に、ブレークを発生させる、ことを特徴とするデバグ方法。

IPC (2件)：

G06F 11/22 340 ,  G06F 11/28 315

FI (2件)：

G06F 11/22 340 A ,  G06F 11/28 315 B

Fターム (3件)：

5B042GA21 ,  5B042LA07 ,  5B048BB02