特許

J-GLOBAL ID：200903045786974487

画像処理装置

発明者： 千本 浩之
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-036652
公開番号（公開出願番号）：特開平6-251166
出願日： 1993年02月25日
公開日（公表日）： 1994年09月09日
要約：

【要約】【目的】テクスチャキャッシュ無しでポリゴンの描画処理と同等のスピードでポリゴン上にテクスチャマッピングを行うようにし複雑化、価格上昇を抑える。【構成】画像メモリ8をダブルバッファとし各バッファのアドレスライン、データライン、メモリコントロールラインを別々にする。1方をテクスチャデータ用他方を作画結果用とし、テクスチャデータは1次元で、サイズはメモリの列アドレスの最大値以下とする。他方のバッファは仮想的にダブルバッファとし、一方はSAMポートからの画像データ読み出し用、他方をポリゴンから生成した画像データ書き込み用とし、読み出し書き込みの切換え垂直帰線期間中に行う。その読み出し用バッファでは行方向の読み出しの終了後、水平帰線期間中に該行をただちにマルチポートDRAMのフラッシュライト機能でクリアし次の読み出し用行アドレスを出力しこれに同期してテクスチャデータのリフレッシュを行う。

請求項（抜粋）：

ポリゴンから構成されているモデル情報を基に、表示座標系に変換する座標変換手段及びポリゴンの各頂点の輝度勾配を求める演算手段と、前記演算手段の演算結果を格納する手段と、前記演算結果からポリゴンのシェーデイング、テクスチャマッピング等を行うレタリング手段と、作画結果をマルチポートDRAMをベースとした画像メモリに格納する手段と、前記画像メモリをコントロールする手段と有した画像処理装置において、画像メモリをダブルバッファ構造とし、各バッファに対してアドレスライン、データライン、メモリコントロールラインを別々に設け、バッファサイズが表示サイズの2倍以上あるかを判別する手段を有し、バッファサイズが表示サイズの2倍以上の場合、固定的に1方をテクスチャデータを格納するテクスチャデータメモリとし、もう一方を作画結果を格納するフレームバッファメモリ構成とし、テクスチャデータメモリの内部データ構成は、2次元のテクスチャデータを1次元で表現し、さらに1次元テクスチャデータのサイズは、メモリのカラム(列)アドレスの最大値以下とし、一方、前記フレームバッファの内部構成は、最上位アドレスの情報により、1つのバッファを仮想的にダブルバッファとし、当該仮想ダブルバッファのうち、一方はSAM(シリアルアクセスメモリ)ポートからの画像データ読み出し用、他方をRAMポートへのポリゴンから生成した画像データの書き込み用のバッファとし、前記読み出し、書き込みのバッファの切り替えを垂直帰線期間中に行う手段と、さらに前記画像読み出し用バッファにおいて、行方向(スキャンライン方向)の画像データの読み出しが終了したことを検出する検出手段と、水平帰線期間中(水平ブランク期間中)に、前記検出手段により検出された当該行(スキャンライン)に対し、ただちにマルチポートDRAMのフラッシュライト機能を用いてクリアする手段と、前記クリア手段によりクリアされた行の次の読み出し用行(スキャンライン)アドレスを出力する手段と、前記クリア及びアドレス出力処理に同期して、前記テクスチャデータメモリのリフレッシュを行う手段とを有したことを特徴とする画像処理装置。