特許

J-GLOBAL ID：200903045802072014

半導体装置及びその製造方法

発明者： 杉山 光弘
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 宮越 典明
公報種別：公開公報
出願番号（国際出願番号）：特願平5-195120
公開番号（公開出願番号）：特開平6-177235
出願日： 1993年07月12日
公開日（公表日）： 1994年06月24日
要約：

【要約】【目的】 SOI基板を用いた半導体装置において、(1)配線領域、抵抗部などの対基板間容量を低減し、(2)素子領域や配線領域、抵抗部などに発生する熱を効率よく基板に放散させ、(3)研磨による平坦化処理に伴う“へこみ”を解消し、(4)素子分離のための工程数を削減すること。【構成】 上記(1)の目的を達成する半導体装置としては、まず、シリコン基板1上に酸化シリコン膜2を介して形成された単結晶シリコン層3を有するSOI基板を用意し、この素子領域5に島状の単結晶シリコン層3を形成する(図1工程A)。次に、全面に酸化シリコン膜8を堆積させ(図1工程B)、これを研磨して平坦化し(図1工程C)、窒化シリコン膜4を除去した後、素子領域5の単結晶シリコン層3に半導体素子(エミッタ領域3c、ベ-ス領域3d、コレクタ領域3e)を形成する(図1工程D)。【効果】 このように非素子領域6をすべて絶縁物で埋設することで、配線領域や抵抗部の対基板間容量を低減させることができる。

請求項（抜粋）：

基板表面の第1の絶縁層を介して複数の島状単結晶半導体層が形成され、各々の島状単結晶半導体層が第2の絶縁層によって分離されている構造からなることを特徴とする半導体装置。

IPC (2件)：

H01L 21/76 ,  H01L 27/12

引用特許：

審査官引用 (3件)

• 特開平4-082249
  
• 特開昭63-181443
  
• 特開平2-058873