特許
J-GLOBAL ID：200903045860139838
半導体素子
発明者：
,
出願人/特許権者：
代理人 (1件)：
志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-276788
公開番号（公開出願番号）：特開2000-114549
出願日： 1998年09月30日
公開日（公表日）： 2000年04月21日
要約：
【要約】【課題】 電力用の半導体素子を高耐圧化させる。【解決手段】 プレートリング84と比較して素子径方向の幅が狭いプレートリング11は、P型アノード層最外部63a近隣に形成された複数個(図1中では2個)のガードリング層81a上方の溝部83aに対してそれぞれ設けられる。前記プレートリング11における素子径方向の幅は、そのプレートリング11の直下に位置するガードリング層81aにおける素子径方向の幅と比較して、同一または狭いものとする。一方、前記プレートリング11の素子端部側に設けられるプレートリング84における素子径方向の幅は、そのプレートリング84の直下に位置するガードリング層81と電界集中領域とにおける各々の素子径方向の幅の和と比較して、広いものとする。
請求項（抜粋）：
比較的低濃度のN型半導体から成る円盤状の半導体基板の一方の主面側には比較的高濃度のN型半導体のカソード領域を形成し、そのカソード領域表面にカソード電極を設け、前記半導体基板の他方の主面側の中央部にはP型半導体のアノード領域を形成すると共に、その半導体基板の他方の主面側の外周部にはP型半導体から成るフィールドリミティングリング複数個を、その各フィールドリミティングリング間の間隔が逐次増幅するように形成し、前記半導体基板の他方の主面側における外周部表面に所定厚さの酸化膜を設けると共に、その酸化膜における前記の各フィールドリミティングリングが位置する一部分に溝部をそれぞれ形成し、前記アノード領域と、前記の各溝部を含む前記酸化膜表面における各フィールドリミティングリングが位置する部分とに対して、前記半導体基板の端部側に突出するように、アノード電極,フィールドプレートリングをそれぞれ所定の間隔を隔てて設けて構成される半導体素子において、前記の各フィールドプレートリングのうち、前記半導体基板の中央部側に位置する複数個のフィールドプレートリングにおける素子径方向の幅は、前記半導体基板の端部側に位置するフィールドプレートリングにおける素子径方向の幅と比較してそれぞれ短くしたことを特徴とする半導体素子。
IPC (2件)：
FI (3件)：
H01L 29/91 D
, H01L 29/74 B
, H01L 29/74 M
5F005AA03
, 5F005AB01
, 5F005AC02
, 5F005CA04
, 5F005GA01
