特許

J-GLOBAL ID：200903045866604753

カウンタ回路

発明者： 山▲崎▼ 泰寛 ,  林 和夫
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-168240
公開番号（公開出願番号）：特開平5-022120
出願日： 1991年07月09日
公開日（公表日）： 1993年01月29日
要約：

【要約】【目的】 不確実なカウント値を読出さないようにする。【構成】 カウンタ1と、カウンタ1のカウント値を入力する読出しレジスタ2a,2b,2cと、読出しレジスタを択一的に選択する信号を出力するデータポインタ3と、データポインタ3の出力信号を遅延させるディレイ回路4と、選択した読出しレジスタのカウント値をデータバスへ与えるマルチプレクサ5とを設ける。

請求項（抜粋）：

カウンタのカウント値を読出しレジスタへ入力するようにしてあるカウンタ回路において、複数個の読出しレジスタと、カウント対象の信号が変化する都度、前記読出しレジスタを択一的に選択する信号を出力するデータポインタと、該データポインタの出力信号を遅延させるディレイ回路とを備え、前記ディレイ回路の出力信号により、カウンタのカウント値が安定した時点のカウント値を読出しレジスタへ入力して、ディレイ回路の出力信号に関連して読出しレジスタのカウント値を読出す構成にしてあることを特徴とするカウンタ回路。