特許
J-GLOBAL ID：200903045875179534
ホールド回路
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
山本 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平4-339722
公開番号（公開出願番号）：特開平6-164318
出願日： 1992年11月25日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】 アナログデータをホールド、転送する際にそのホールドエラーを最小限に抑え得るホールド回路を提供することを目的とする。【構成】 演算増幅器Amp1,Amp2によってレベル補償された電圧信号を2段階でキャパシタンスC1,C2に保持し、ホールドと転送のタイミングを分け、かつ精度補償を行う。
請求項（抜粋）：
入力データが非反転入力に接続された第1演算増幅器と、この第1演算増幅器の出力が非反転入力に接続された第2演算増幅器と、第1演算増幅器の出力がドレインに入力された第1電界効果トランジスタと、第1端子が第1電界効果トランジスタのソースおよび第1演算増幅器の反転入力に接続されかつ第2端子が接地された第1キャパシタンスと、第1端子が第2電界効果トランジスタのソースおよび第2演算増幅器の反転入力に接続されかつ第2端子が接地された第2キャパシタンスとを備えているホールド回路。
IPC (2件)：
前のページに戻る
