特許
J-GLOBAL ID：200903045880802258
不揮発性半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平5-212085
公開番号（公開出願番号）：特開平7-050097
出願日： 1993年08月05日
公開日（公表日）： 1995年02月21日
要約：
【要約】【目的】 EEPROMの消去・書き込みの為の昇圧電圧のレベルが不足しているときには消去・書き込みが行われないようにして誤書き込みを防止する。【構成】 制御回路ブロック10の制御信号が消去・書き込み指示する状態となると、消去・書き込みタイミング発生回路11は消去・書き込みタイミングをワード・アドレスポインタ16に供給する。チャージポンプ回路13は、パルス発生回路のパルスから昇圧電圧を生成する。昇圧電圧検出回路18は、この昇圧電圧を検出して遮断回路19を制御する。即ち、昇圧電圧が十分高いときは、回路19を導通させて、昇圧電圧がメモリセルアレイ17に供給されるようにして消去・書き込みが行われるようにし、昇圧電圧が低いときは回路19を遮断して消去・書き込みを実行させないようにする。
請求項（抜粋）：
複数のメモリセルが配置されたメモリセルアレイと、前記メモリセルに対する消去・書き込みおよび読み出し動作を含む各種動作を制御する制御回路ブロックと、前記制御回路ブロックによって制御されて前記メモリセルに対する消去・書き込みのタイミングを指示する信号を発生するタイミング発生回路と、外部から供給される電源電圧を昇圧して消去・書き込み用の昇圧電圧を発生する昇圧回路と、前記昇圧電圧を検出する電圧検出回路と、前記電圧検出回路が検出する前記昇圧電圧が所定値以下の場合に該昇圧電圧の前記メモリセルへの伝達を遮断するスイッチング回路と、を備えることを特徴とする不揮発性半導体記憶装置。
IPC (5件)：
G11C 16/06
, H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
G11C 17/00 309 F
, G11C 17/00 309 D
, H01L 27/10 434
, H01L 29/78 371
