特許
J-GLOBAL ID：200903045896152032
半導体素子の浅溝(STI)の隔離方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
津国 肇 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-053037
公開番号（公開出願番号）：特開平10-270546
出願日： 1998年03月05日
公開日（公表日）： 1998年10月09日
要約：
【要約】 (修正有)【課題】 半導体素子の動作時に発生するハンプ現象を防止し得る半導体素子のSTI 法(浅溝の隔離方法)を提供する。【解決手段】 トレンチを形成する前に、半導体基板21内の該トレンチ26の形成位置にフッ素イオン注入を施してイオン拡散領域25を形成し、該フッ素イオンがトレンチの入口部分の周縁側に拡散されるようにアニーリング又は傾斜イオン注入工程を施し、トレンチの入口部を緩慢なR状に形成する。
請求項（抜粋）：
半導体基板(21)の上面に第1酸化膜(22)を形成する工程と、該第1酸化膜(22)の上面に窒化膜(23)を形成する工程と、該窒化膜(23)の上面にフォトレジストパターン(24)を形成する工程と、該フォトレジストパターン(24)を用いて前記窒化膜(23)及び第1酸化膜(22)をパターニングする工程と、前記パターニングにより露出した部分の半導体基板(21)内にイオン拡散領域(25)を形成する工程と、前記フォトレジスト(24)を除去する工程と、前記半導体基板(21)内にトレンチ(26)を形成する工程と、該トレンチ(26)の内側表面に酸化膜(27a)及び第2酸化膜(27)をそれぞれ形成する工程と、該基板の上の全構造物表面に第3酸化膜(28)を形成する工程と、該基板の上面の構造物を研磨する工程と、前記研磨後の残留窒化膜(23)を除去する工程と、前記トレンチ(26)の内部に充填された第2酸化膜(27)、第3酸化膜(28)及び酸化膜(27a)を除いた基板上の各酸化膜(22)、(27)及び(28)をそれぞれ除去する工程と、を順次に行うことを特徴とする半導体素子の浅溝隔離方法。
IPC (2件)：
FI (2件)：
H01L 21/76 L
, H01L 21/265 R
