特許

J-GLOBAL ID：200903045901848288

LSI試験装置

発明者： 遠山 晃 ,  清水 一弘
出願人/特許権者： 横河電機株式会社
代理人 (1件)： 渡辺 正康
公報種別：公開公報
出願番号（国際出願番号）：特願平9-035935
公開番号（公開出願番号）：特開平10-232267
出願日： 1997年02月20日
公開日（公表日）： 1998年09月02日
要約：

【要約】【課題】 エッジ信号の発生エラーを検出することが可能なLSI試験装置を実現する。【解決手段】 エッジ信号を組み合わせて所望のタイミングの試験信号を発生させて被試験LSIに印加することにより被試験LSIの良否を試験するLSI試験装置において、エッジトリガ信号をタイミングデータに基づき遅延させてエッジ信号として出力する可変遅延回路と、この可変遅延回路に書き込まれるタイミングデータ数と可変遅延回路からのエッジ信号数が不一致の場合にエラー信号を出力するエラー検出手段とを設ける。

請求項（抜粋）：

エッジ信号を組み合わせて所望のタイミングの試験信号を発生させて被試験LSIに印加することにより前記被試験LSIの良否を試験するLSI試験装置において、エッジトリガ信号をタイミングデータに基づき遅延させて前記エッジ信号として出力する可変遅延回路と、この可変遅延回路に書き込まれる前記タイミングデータ数と前記可変遅延回路からの前記エッジ信号数が不一致の場合にエラー信号を出力するエラー検出手段とを備えたことを特徴とするLSI試験装置。

IPC (3件)：

G01R 31/28 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

G01R 31/28 M ,  H01L 27/04 T