特許

J-GLOBAL ID：200903045914542951

半導体パッケージおよび半導体パッケージの実装方法

発明者： 佐藤 耕平
出願人/特許権者： 三菱電機株式会社
代理人 (2件)： 田澤 博昭 ,  加藤 公延
公報種別：公開公報
出願番号（国際出願番号）：特願2002-167651
公開番号（公開出願番号）：特開2004-014877
出願日： 2002年06月07日
公開日（公表日）： 2004年01月15日
要約：

【課題】電子機器の小型化や薄型化の要求に伴い、半導体パッケージおよびその実装方法では、端子数の増加に対応し、実装面積の縮小、かつ半導体パッケージの実装時における高さを低減することが要求され、また実装時の高さの低減化も要求されている。【解決手段】側辺に複数のガルウィング形状のリードを有し、かつ底面に格子状に配列した複数のパッドを有するように構成し、またプリント配線板に実装する際には、直接または複数のパッドに形成した半田ボールによる接合端子を介して、半田付けあるいは導電性樹脂で接合されるようにした。【選択図】 図2

請求項（抜粋）：

側辺に複数のガルウィング形状のリードを有し、かつ底面に格子状に配列した複数のパッドを有したことを特徴とする半導体パッケージ。

IPC (2件)：

H01L21/60 ,  H05K1/18

FI (2件)：

H01L21/60 311Q ,  H05K1/18 H

Fターム (13件)：

5E336AA04 ,  5E336AA16 ,  5E336CC01 ,  5E336CC25 ,  5E336CC36 ,  5E336CC43 ,  5E336CC55 ,  5E336EE03 ,  5E336EE08 ,  5E336GG05 ,  5E336GG09 ,  5F044LL01 ,  5F044LL07