特許
J-GLOBAL ID：200903045931560688
半導体装置の電気的特性検査方法および装置
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
梶原 辰也
公報種別：公開公報
出願番号（国際出願番号）：特願平6-275941
公開番号（公開出願番号）：特開平8-114655
出願日： 1994年10月14日
公開日（公表日）： 1996年05月07日
要約：
【要約】【目的】 検査時間、不良率の増加を抑制しつつパラレル検査を実現する。【構成】 ICカードの応答信号出力タイミングを検査する検査装置20において、各DUT1からの応答信号を記憶する応答信号メモリー35と、そのメモリーに記憶された各応答信号を呼び出して期待値メモリー35に予め設定された期待値と比較する比較部36とを設ける。各DUT1、1・・・の応答信号がパラレルに測定され、各DUTにつき測定された応答信号はメモリー33に記憶されて行く。設定時間経過後、メモリー33に記憶された各応答信号が呼び出されてメモリー35の期待値と比較される。これにより、各応答信号の出力タイミングの良否が判定される。【効果】 応答信号の測定時間の許容範囲を大きく設定でき、不良率低下を回避できる。判定作業が後で実行されるため、検査時間の延長が防止できる。複数のDUTの応答信号出力タイミングをパラレルに検査できるため、シリアルに実行される場合に比べて検査時間を短縮できる。
請求項（抜粋）：
半導体装置の応答信号を検査する半導体装置の電気的特性検査方法において、前記半導体装置からの応答信号がメモリーに記憶され、その後、メモリーに記憶された応答信号が呼び出されて予め設定されている期待値と比較されることにより検査が実行されることを特徴とする半導体装置の電気的特性検査方法。
IPC (2件)：
引用特許：
前のページに戻る
