特許
J-GLOBAL ID：200903045984863674
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-348273
公開番号（公開出願番号）：特開平7-193476
出願日： 1993年12月24日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】 半導体集積回路装置における信号を処理する回路の入力側と出力側との間での遅延のタイミング調整を行うための回路構成を簡略化する一方で、微細時間単位の遅延によるタイミング調整を可能にする。【構成】 信号処理回路Aの入力側と出力側に第1のフリップフロップFF1と第2のフリップフロップFF2を接続し、これらのフリップフロップをクロック信号により動作させるように構成し、かつ各フリップフロップの各クロック端子間に介挿されてクロック信号を遅延させる少なくとも1個以上のゲートG1〜G3のうちの1つG3を制御信号によって立ち上がり時間が変化される差動入力型のゲートで構成する。このゲートG3に異なる電位VRCKを供給することで、その遅延時間を微細単位で変化させることができ、微細なタイミング調整が可能となる。
請求項（抜粋）：
信号を処理する回路の入力側と出力側にそれぞれ第1のフリップフロップと第2のフリップフロップを接続し、クロック信号によりこれら第1及び第2のフリップフロップを動作させて前記信号を回路に入力させ或いは出力させるように構成した半導体集積回路装置において、前記第1及び第2のフリップフロップの各クロック端子間にクロック信号を遅延させる少なくとも1個以上のゲートを介挿し、このゲートのうち1つは制御信号によって立ち上がり時間が変化される差動入力型のゲートで構成したことを特徴とする半導体集積回路装置。
IPC (3件)：
H03K 5/13
, H01L 27/04
, H01L 21/822
