特許

J-GLOBAL ID：200903045985055520

バスシステム

発明者： 小屋 義人
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-088961
公開番号（公開出願番号）：特開2001-274846
出願日： 2000年03月28日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】スイッチング・ノイズを低減でき、端子数の増加を抑制しつつセットアップタイムとホールドタイムのマージンを改善できる高速なバスシステムを提供することを目的としている。【解決手段】バス34,35の一方が終端され、他方が無終端されたシリアル構造の高速バスシステムに接続されているバスマスタ素子31とバススレーブ素子32-1〜32-nのインターフェイス部に、差動で動作する電流モード駆動型のドライバ回路及び/または差動増幅型のレシーバ回路を設けることを特徴としている。ドライバ回路で一対のバスを駆動してデータを送信し、レシーバ回路で一対のバスからデータを受信することで、寄生インダクタンスとI/O電流によるスイッチング・ノイズを相殺して低減できる。また、端子数の増加を抑制し、セットアップタイムとホールドタイムのマージンを改善し、高速化が図れる。

請求項（抜粋）：

一端が終端された一対の伝送線と、前記一対の伝送線の無終端端に設けられる少なくとも一個のバスマスタ素子と、前記一対の伝送線に設置される少なくとも一個のバススレーブ素子とを具備し、前記バスマスタ素子及びバススレーブ素子はそれぞれ、インターフェイス部を介して前記一対の伝送線に接続され、前記バスマスタ素子のインターフェイス部は、前記一対の伝送線を電流モードで駆動し、位相が反転した二相の信号を出力するドライバ回路を出力段に備えることを特徴とするバスシステム。

IPC (2件)：

H04L 25/02 ,  H03K 19/0175

FI (3件)：

H04L 25/02 F ,  H04L 25/02 W ,  H03K 19/00 101 Q

Fターム (24件)：

5J056AA01 ,  5J056AA04 ,  5J056AA40 ,  5J056BB02 ,  5J056BB25 ,  5J056BB54 ,  5J056CC01 ,  5J056DD13 ,  5J056DD52 ,  5J056DD54 ,  5J056GG05 ,  5J056KK03 ,  5K029AA02 ,  5K029AA11 ,  5K029CC01 ,  5K029DD04 ,  5K029DD13 ,  5K029DD24 ,  5K029EE02 ,  5K029FF10 ,  5K029GG07 ,  5K029HH01 ,  5K029JJ08 ,  5K029LL17