特許
J-GLOBAL ID:200903046131278719
半導体装置の製造方法
発明者:
,
出願人/特許権者:
,
代理人 (1件):
伊藤 洋二 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-212431
公開番号(公開出願番号):特開2003-031520
出願日: 2001年07月12日
公開日(公表日): 2003年01月31日
要約:
【要約】【課題】 絶縁膜が貫通孔からひさし状に飛び出ることを防止することにより、半導体基板に良好な貫通電極が形成できるようにする。【解決手段】 エッチング時に、配線層及びパッシベーション膜2aとシリコン酸化膜2bとを合わせた全層2をマスクとし、この全層2の開口部4を段付き形状として、開口部4のうちシリコン基板1から離れる側となる開口部上部4aにおいて、シリコン基板1から近い側となる開口部下部4bの開口幅を広げる。このようにすれば、エッチング時に開口部下部4bにおいて全層2が消失し、エッチング終了時に開口部4の開口幅が開口部上部4aと同等となる。これにより、全層2が貫通孔からひさし状に飛び出ないようにでき、良好な貫通電極とすることができる。
請求項(抜粋):
半導体基板(1)の上に形成された配線層及びパッシベーション層(2a)の表面上に絶縁層(2b)を形成する絶縁層形成工程と、前記絶縁層(2b)と前記配線層およびパッシベーション層(2a)とを合わせた層(2)に前記半導体基板(1)の表面まで達する開口部(4)を形成する開口部形成工程と、前記絶縁層(2b)をマスクとして用い、前記開口部(4)を通じて前記半導体基板(1)をエッチングするエッチング工程と、前記エッチングによる半導体基板(1)における除去部分(6)内に絶縁層と電極を形成する貫通電極形成工程とを含み、前記開口部形成工程では、前記開口部(4)を段付き形状とし、該開口部(4)のうち前記半導体基板(1)から離れる側となる開口部上部(4a)の開口幅を、前記半導体基板(1)から近い側となる開口部下部(4b)の開口幅よりも広げることを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/28
, H01L 21/3065
, H01L 21/3205
FI (3件):
H01L 21/28 L
, H01L 21/88 J
, H01L 21/302 H
Fターム (33件):
4M104AA01
, 4M104BB04
, 4M104DD04
, 4M104DD08
, 4M104DD15
, 4M104DD16
, 4M104DD37
, 4M104DD52
, 4M104DD53
, 4M104DD99
, 4M104HH20
, 5F004AA04
, 5F004DB01
, 5F004DB03
, 5F004EA02
, 5F004EA06
, 5F004EA10
, 5F004EA28
, 5F004EB02
, 5F004EB08
, 5F033MM30
, 5F033PP15
, 5F033PP27
, 5F033PP28
, 5F033QQ07
, 5F033QQ09
, 5F033QQ11
, 5F033QQ16
, 5F033QQ18
, 5F033QQ37
, 5F033QQ46
, 5F033RR04
, 5F033XX00
引用特許:
前のページに戻る