半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-227050
公開番号（公開出願番号）：特開2002-042472
出願日： 2000年07月27日
公開日（公表日）： 2002年02月08日
要約：

【要約】【課題】コスト増加を招くことなくパッケージモールド後に内部パラメータを外部から不揮発的に調整可能な半導体記憶装置の構成を提供する。【解決手段】内部パラメータ制御信号生成ユニットは、半導体記憶装置の内部パラメータを調整するための内部パラメータ制御信号R<0>〜R<k>を生成する。内部パラメータ制御信号R<0>を生成する内部パラメータ制御信号生成ユニット110-0は、メモリセルのデータ保持キャパシタ85によって形成されるアンチヒューズ素子90-0を含む。アンチヒューズ素子90-0は、パラメータ調整信号/BLW<0>に応じてブローされて高電圧HVccが印可されると、誘電体膜が破壊されて抵抗素子として作用する。内部パラメータ制御信号生成ユニットは、アンチヒューズ素子90に対するブロー入力の有無に応じて、対応する内部パラメータ制御信号の信号レベルを不揮発的に設定する。

請求項（抜粋）：

半導体記憶装置であって、各々がデータを保持するためのキャパシタを有する複数のメモリセルと、パッケージモールド後において外部から信号入力可能な複数のパラメータ調整端子と、前記半導体記憶装置の内部パラメータを外部から調整するための内部パラメータ制御回路とを備え、前記内部パラメータ制御回路は、前記複数のパラメータ調整端子にそれぞれ対応して設けられ、複数の内部パラメータ制御信号をそれぞれ生成する複数の制御信号生成ユニットを含み、前記複数の制御信号生成ユニットの各々は、前記複数のパラメータ調整端子の対応する1つへの信号入力に応答して、第1の状態から第2の状態に不揮発的に遷移するプログラム素子を有し、前記プログラム素子は、前記複数のメモリセルのうちの1つを形成する前記キャパシタを有し、各前記制御信号生成ユニットは、前記半導体記憶装置に対する電源の投入に応答して、前記複数の内部パラメータ制御信号のうちの対応する1つの信号レベルを前記プログラム素子の状態に応じて設定するとともに、前記電源の投入中において前記信号レベルを保持し、前記複数の内部パラメータ制御信号のそれぞれの前記信号レベルに応じて設定される前記内部パラメータに基づいて動作する内部回路をさらに備える、半導体記憶装置。

IPC (3件)：

G11C 11/407 , G11C 11/401 , G11C 11/406

FI (4件)：

G11C 11/34 354 C , G11C 11/34 362 C , G11C 11/34 363 N , G11C 11/34 371 D

Fターム (7件)：

5B024AA07 , 5B024AA15 , 5B024BA21 , 5B024BA23 , 5B024BA29 , 5B024CA07 , 5B024EA01

前のページに戻る