特許

J-GLOBAL ID：200903046153129458

デジタル演算装置およびデジタル演算装置の演算方法

発明者： 山本 裕介 ,  松下 律男 ,  村木 保之
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 川▲崎▼ 研二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-231714
公開番号（公開出願番号）：特開2000-066878
出願日： 1998年08月18日
公開日（公表日）： 2000年03月03日
要約：

【要約】【課題】 簡易な構成で高速の演算を実行する。【解決手段】 プログラマブルスケーラ34はCSDデータの各ビットのうちデジットが1またはMとなるビットの位置に応じて、データDcをシフトしてデータDc'を生成する。第2の演算部40のALU41は加算結果とデータDc'を加算する。これを、繰り返すことによって、データDcとCSDデータの乗算が行われる。ここで、CSDデータは、1またはMのデジットが連続しないので、プログラマブルスケーラ34のビットシフト動作回数を減少させることができる。このため、乗算速度を高速にすることが可能となる。

請求項（抜粋）：

乗数データとSD表現された被乗数データとを乗算して乗算データを生成するデジタル演算装置であって、前記SD表現された被乗数データの各ビットにおいてデジットが1または-1となっているビットが何ビット目であるかに応じて前記乗数データをビットシフトしてビットシフトデータを生成するビットシフト手段と、前記ビットシフトデータが1を示すビットに対応して生成されたものである場合には前記ビットシフトデータをそのまま出力し、前記ビットシフトデータが-1を示すビットに対応して生成されたものである場合には前記ビットシフトデータを反転して出力する反転手段と、前記SD表現された被乗数データのデジットが1または-1となっているビットに対応して生成される前記反転手段の出力データを全て加算して乗算データを生成する加算手段とを備えたことを特徴とするデジタル演算装置。

Fターム (7件)：

5B016AA02 ,  5B016BA03 ,  5B016BA06 ,  5B016CA01 ,  5B016CB02 ,  5B016DA01 ,  5B016JA10