特許
J-GLOBAL ID：200903046167632519
スイッチの制御方法およびスイッチシステム
発明者：
,
出願人/特許権者：
代理人 (1件)：
富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平4-085574
公開番号（公開出願番号）：特開平5-292555
出願日： 1992年04月07日
公開日（公表日）： 1993年11月05日
要約：
【要約】【目的】 並列処理型のスイッチにおいて、複数のスイッチ回路がそれぞれ保有するアドレスコントロールメモリの内容を一元的に管理する。【構成】 複数の入力ハイウェイと複数の出力ハイウェイを接続するスイッチシステムであって、各々の入力ハイウェイ上のデータ信号を並列に展開した後に、並列に展開したデータをN個(Nは2以上の自然数)のブロックに分割して、分割されたブロックのデータをそれぞれ入力するN個のスイッチ回路3-1...3-Nを有し、各スイッチ回路3-1...3-Nが、スイッチング処理を行うためのアドレスコントロールメモリ16と、入力されたデータを蓄積するデータメモリ12とを有する場合のスイッチの制御方法において、前記N個のスイッチ回路が有するアドレスコントロールメモリを周期的に照合することにより、アドレスコントロールメモリの管理を行う。
請求項（抜粋）：
複数の入力ハイウェイと複数の出力ハイウェイとを接続するスイッチシステムであって、各々の入力ハイウェイ上のデータ信号を並列に展開した後に、並列に展開したデータをN個(Nは2以上の自然数)のブロックに分割して、分割されたブロックのデータをそれぞれ入力するN個のスイッチ回路を有し、各スイッチ回路が、スイッチング処理を行うためのアドレスコントロールメモリと、入力されたデータを蓄積するデータメモリとを有する場合のスイッチの制御方法において、前記N個のスイッチ回路が有するアドレスコントロールメモリに書き込まれた内容を周期的に照合することにより、アドレスコントロールメモリの管理を行うことを特徴とするスイッチの制御方法。
IPC (3件)：
H04Q 3/52 101
, H04J 3/00
, H04Q 11/04
