特許

J-GLOBAL ID：200903046177856253

IC試験装置

発明者： 土方 幸久
出願人/特許権者： アジアエレクトロニクス株式会社
代理人 (1件)： 油井 透 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-184022
公開番号（公開出願番号）：特開平11-030641
出願日： 1997年07月09日
公開日（公表日）： 1999年02月02日
要約：

【要約】【課題】 直流試験中に、被測定ICの端子間ショートにより、被試験ICの一の端子に印加した高電圧が、低圧電源回路に接続されている他の端子に印加されて、低圧電源回路を破損するのを防止する。【解決手段】 被試験ICの端子間がショートして、低圧電源回路1にリーク電流測定用の高電圧が印加されると、遅延回路32、33により低圧電源回路1の内部回路に高電圧が印加される時間が遅延するため、高電圧はまず比較器20に印加される。比較器20は、電圧値が許容値を超えているとき、異常電圧検出信号を低圧電源回路1の内部回路につながるライン16、17に介挿したスイッチ18、19に加えて、スイッチ18、19を開放してライン16、17を断つ。これにより高電圧が低圧電源回路1に印加されないようにする。

請求項（抜粋）：

DA変換器から与えられるアナログ信号によって被試験ICの各端子に所望の電流または電圧を与える定電流源及び定電圧源を有する複数の電源回路と、一の電源回路の出力端子に他の電源回路から被試験ICの端子を介して逆印加される外部電圧と一の電源回路の許容電圧とを比較して、外部電圧の絶対値が許容電圧以上のとき異常検出信号を出力する比較器を有する異常電圧検出回路と、外部電圧を一の電源回路を構成する内部回路よりも異常電圧検出回路に優先的に印加させるように、上記外部電圧が一の電源回路の内部回路に印加される時間を遅延させる遅延回路と、異常電圧検出回路の異常検出信号出力により作動して一の電源回路を構成する内部回路への異常電圧の印加を断つ高耐圧・高速のスイッチとを備えたIC試験装置。

IPC (3件)：

G01R 31/26 ,  G01R 19/165 ,  G01R 31/28

FI (3件)：

G01R 31/26 G ,  G01R 19/165 L ,  G01R 31/28 M