特許
J-GLOBAL ID:200903046193599791

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-170643
公開番号(公開出願番号):特開2002-368027
出願日: 2001年06月06日
公開日(公表日): 2002年12月20日
要約:
【要約】【課題】 端面電極用スルーホールの形成が困難な実装基板においても外部に電極端子を確実に取り出せるようにする。【解決手段】 基板10上に、基板10と対向する面に設けられた突起電極12が基板10と電気的に接続する複数の半導体チップ11を実装した後、基板10上における各半導体チップ11が実装されていない領域に、基板10と電気的に接続する複数のボール電極13を、各ボール電極13の頂点が各半導体チップ11よりも高くなるように実装する。その後、基板10上に、各半導体チップ11及び各ボール電極13を封止する樹脂層14を、各ボール電極13の一部分が樹脂層14から露出するように形成した後、基板10をダイシングライン15に沿って切断する。
請求項(抜粋):
基板上に、前記基板と対向する面に設けられた突起電極が前記基板と電気的に接続する複数の半導体チップを実装する工程と、前記基板上における前記各半導体チップが実装されていない領域に、前記基板と電気的に接続する複数のボール電極を、前記各ボール電極の頂点が前記各半導体チップよりも高くなるように実装する工程と、前記基板上に、前記各半導体チップ及び前記各ボール電極を封止する樹脂層を、前記各ボール電極の一部分が前記樹脂層から露出するように形成する工程と、前記樹脂層が形成された前記基板を所定のサイズに切断する工程とを備えていることを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/56 ,  H01L 23/12 501 ,  H01L 23/12
FI (3件):
H01L 21/56 R ,  H01L 23/12 501 B ,  H01L 23/12 501 S
Fターム (4件):
5F061AA01 ,  5F061BA03 ,  5F061CA10 ,  5F061CB13

前のページに戻る