多値セル用誤り訂正回路

発明者：
出願人/特許権者：
代理人 (1件)：松浦兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平9-198338
公開番号（公開出願番号）：特開平11-045595
出願日： 1997年07月24日
公開日（公表日）： 1999年02月16日
要約：

【要約】【課題】従来の多値セル用誤り訂正回路では、4元符号による多値セルの誤り訂正は、1つのメモリセルから取り出せる2ビットの誤りについてのみしか、2ビット誤りを訂正できない。【解決手段】複数のメモリセル1から並列に読み出された4値情報信号又はパリティ信号は、複数のAD変換器2により各々2ビットのデータとパリティビットに変換される。これらの各2ビットのデータとパリティビットのうち、一方のビットは、シンドローム計算回路30に供給され、他方のビットはシンドローム計算回路31に供給されてシンドロームが計算される。シンドロームデコーダ回路40、41は、シンドローム計算回路30、31から入力されたシンドロームに基づいてデコーダ値を出力する。訂正回路50、51はデコーダ値と、AD変換器2から入力されたデータを排他的論理和演算して誤り訂正する。

請求項（抜粋）：

各々多値情報を記憶する複数の多値メモリセルと、前記多値情報のパリティビットを記憶する一又は二以上のメモリセルと、前記多値メモリセルからの多値情報及び前記メモリセルからのパリティビットをそれぞれ複数ビットのディジタル信号に変換するAD変換手段と、前記AD変換手段からの前記ディジタル信号の対応する各ビット同士からシンドロームを計算し、そのシンドロームのデコーダ値を出力する、前記ディジタル信号のビット数分設けられた誤り訂正部と、前記誤り訂正部から出力された前記多値メモリセルの数と同じビット数のデコーダ値に基づき、前記複数の多値メモリセルからの多値情報を誤り訂正して出力する訂正回路とを有することを特徴とする多値セル用誤り訂正回路。

IPC (4件)：

G11C 29/00 631 , G11C 29/00 , G06F 11/10 330 , G06F 12/16 320

FI (4件)：

G11C 29/00 631 Z , G11C 29/00 , G06F 11/10 330 K , G06F 12/16 320 F

引用特許：

審査官引用 (1件)

記憶システム
公報種別：公開公報出願番号：特願平6-326344 出願人：株式会社東芝

前のページに戻る