特許
J-GLOBAL ID：200903046218729016
多層配線構造の半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平5-104766
公開番号（公開出願番号）：特開平6-314687
出願日： 1993年04月30日
公開日（公表日）： 1994年11月08日
要約：
【要約】【目的】 微細コンタクトの形成が可能であり、しかもコンタクト部が微細化しても、接続不良などが生じない信頼性の高い多層配線構造の半導体装置およびその製造方法を提供すること。【構成】 下部導電層22bと上部導電層34とが、ピラー接続部26bを介して接続してある多層配線構造を有する半導体装置である。下部導電層22bが、その上に形成される補助導電層24bの第1パターンと、ピラー接続部26bの第2パターンとの和によって決定されるパターンを有する。ピラー接続部26bおよび補助導電層24bが形成された下部導電層22bの表面に、層間絶縁層32を成膜し、次に、ピラー接続部26bの上端部が露出するように、この層間絶縁層32を選択的に除去する。その後、この層間絶縁層32の表面に、上部導電層34を成膜し、上部導電層34をピラー接続部26bを通して下部導電層22bに接続する。
請求項（抜粋）：
下部導電層と上部導電層とが、ピラー接続部を介して接続してある多層配線構造を有する半導体装置であって、下部導電層が、その上に形成される補助導電層のパターンと、ピラー接続部のパターンとの和によって決定されるパターンを有することを特徴とする多層配線構造の半導体装置。
IPC (2件)：
H01L 21/3205
, H01L 21/90
