特許
J-GLOBAL ID：200903046231407257
マイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-143466
公開番号（公開出願番号）：特開平7-014382
出願日： 1993年06月15日
公開日（公表日）： 1995年01月17日
要約：
【要約】【目的】 DRAMリフレッシュ機能を内蔵したマイクロコンピュータにおいて、CPUのリード、ライトのためのデータバス使用とDRAMリフレッシュサイクルのためのデータバス使用の切り替え調停を高速化する。【構成】 外付けのDRAMで構成されたメモリサブシステム8のリフレッシュを行うべき時刻になるとリフレッシュタイマ9がアクティブにするターミナルカウント信号20を、CPU2のマイクロ命令列の順序制御を行うマイクロシーケンサ15に直接入力する構成にしたので、CPU2が現在実行中のマイクロ命令列を中断しリフレッシュサイクルを実行でき、リフレッシュサイクル終了後に中断中であったマイクロ命令列の実行をマイクロシーケンサ15の操作により再開する。
請求項（抜粋）：
内部にマイクロ命令列を格納する制御記憶、上記マイクロ命令列を格納するアドレスを指定し実行順序を制御する制御手段とを有するCPUと、ダイナミックメモリのリフレッシュサイクルの間隔を指定するタイマを有するリフレッシュ機能とを備え、上記タイマのカウント終了信号を上記制御手段に入力したことを特徴とするマイクロコンピュータ。
IPC (2件)：
G11C 11/406
, G06F 15/78 510
