特許

J-GLOBAL ID：200903046240167315

半導体集積回路装置

発明者： 奥原 悟
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-122059
公開番号（公開出願番号）：特開2002-319671
出願日： 2001年04月20日
公開日（公表日）： 2002年10月31日
要約：

【要約】【課題】 MISFETのゲート長の縮小化を図ることにより、MISFETの微細化、高集積化を図る。【解決手段】 半導体基板1上のn型シリコン層12a中に開口部18を形成し、n型シリコン層12a中の不純物を半導体基板中に拡散させることによりn+型不純物領域12bを形成し、さらに、開口部内に不純物を注入し、n-型半導体領域NMを形成した後、開口部18の側壁にサイドウォール膜SWを形成し、このサイドウォール膜をマスクとして、開口部内にp型の不純物を注入した後、開口部内に導電性膜を埋め込むことによりゲート電極20aを形成する。その結果、ゲート長Lをサイドウォール膜厚mの2倍分だけ縮小することができ、MISFETの微細化、高集積化を図ることができる。

請求項（抜粋）：

(a)半導体基板上に形成され、不純物を有する導電性層と、(b)前記導電性層中に形成された開口部と、(c)前記開口部内であって、前記導電性層の側壁に形成されたサイドウォール膜と、(d)前記導電性層下の半導体基板中に形成された第1の半導体領域と、(e)前記サイドウォール膜下の半導体領域に形成された第2の半導体領域と、(f)前記開口部の底部に形成されたゲート絶縁膜と、(g)前記開口部内に形成されたゲート電極と、を有することを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 29/417

FI (3件)：

H01L 29/78 301 G ,  H01L 29/78 301 P ,  H01L 29/50 U

Fターム (56件)：

4M104BB01 ,  4M104BB18 ,  4M104BB20 ,  4M104CC05 ,  4M104DD02 ,  4M104DD04 ,  4M104DD16 ,  4M104DD26 ,  4M104DD37 ,  4M104DD43 ,  4M104DD75 ,  4M104DD84 ,  4M104EE01 ,  4M104EE17 ,  4M104FF08 ,  4M104FF14 ,  4M104GG09 ,  4M104GG16 ,  4M104HH14 ,  5F140AA39 ,  5F140BA01 ,  5F140BC06 ,  5F140BC09 ,  5F140BD05 ,  5F140BE07 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF43 ,  5F140BF60 ,  5F140BG08 ,  5F140BG14 ,  5F140BG26 ,  5F140BG27 ,  5F140BG28 ,  5F140BG30 ,  5F140BG37 ,  5F140BG44 ,  5F140BG52 ,  5F140BG53 ,  5F140BJ04 ,  5F140BJ11 ,  5F140BJ18 ,  5F140BJ27 ,  5F140BK03 ,  5F140BK13 ,  5F140BK16 ,  5F140BK38 ,  5F140CA03 ,  5F140CB04 ,  5F140CC03 ,  5F140CC12 ,  5F140CE06 ,  5F140CE08 ,  5F140CF04 ,  5F140CF05